Семейство ИС XC9500 фирмы Xilinx

Микросхемы ХС9500 фирмы Xilinx представляют собой семейство ИС типа CPLD одинаковой архитектуры, но с различным числом внешних I/O-выводов и с разным числом внутренних ПЛУ, которые фирма Xilinx называет функциональными блоками (functional blocks, FBs). У каждого внутреннего ПЛУ 36 входов, оно содержит 18 макроячеек и имеет 18 выходов; такое ПЛУ можно было бы назвать “36V18”. Маркировка микросхем определяется числом имеющихся в них макроячеек (XC95 + количество макроячеек). Самый маленький представитель семейства содержит 2 функциональных блока с 36 макроячейками (XC9536), а самый большой - 16 функциональных блоков с 288 макроячейками (XC95288).

Другой важной особенностью этого семейства и большинства других семейств ИС типа CPLD является то, что одна и та же микросхема, скажем ХС95108, выпускается в нескольких различных корпусах. Это существенно не только с точки зрения удовлетворения требований, предъявляемых различными технологиями производства, но также и для обеспечения определенного выбора и возможности сэкономить на числе внешних I/О-выводов. В большинстве случаев не требуется, чтобы все внутренние сигналы конечного автомата или подсистемы были видимы остальной частью системы и использовались ею. Макроячейки, выходы которых доступны только внутри, иногда называют скрытыми макроячейками {buried macrocells).

Еще одним важным обстоятельством является то, что в одной строке в табл. 10.8 перечислены несколько микросхем. Оказывается, что в одинаковых корпусах любого типа, кроме двух, могут быть размещены, по крайней мере, два различных устройства с совместимыми выводами. Это значительно облегчает жизнь при изменении проекта в последнюю минуту. Предположим, например, что при проектировании вы выбрали ИС ХС9572 в корпусе PLCC с 84 выводами. Возможно, вы считаете, что 69 I/O-выводов, имеющихся у этой микросхемы, вполне достаточно. Вы хотели бы воспользоваться ИС ХС9572 из-за ее низкой стоимости. Но если в вашем начальном проекте используются 68 из 72 макроячеек имеющихся внутри данной ИС, то это должно вызвать у вас определенную тревогу (со мной было бы именно так!). Глядя в табл. 10.8, можно быть спокойным, зная, что если обнаружатся ошибки или изменятся технические требования к проекту и потребуется более сложная внутренняя структура, то всегда можно перейти к ИС ХС95108 в том же самом корпусе и воспользоваться еще 36 макроячейками.

На рис. 10.38 приведена блок-схема внутренней архитектуры типичной ИС типа CPLD из семейства ХС9500. Ниже объясняется, что каждый внешний I/О-вывод можно использовать в качестве входа, выхода или двунаправленного вывода в соответствии с тем, как запрограммировано устройство. Выводы, расположенные в нижней части рисунка, можно использовать также для тех или иных специальных целей. На любой из трех выводов GCK можно подавать «общие тактовые сигналы»; как мы увидим позже, каждую макроячейку можно запрограммировать так, чтобы на нее поступал тактовый сигнал с выбранного входа. Один вывод GSR можно использовать для подачи сигнала «общая установка/сброс»; снова, каждую макроячейку можно запрограммировать так, чтобы с помощью этого сигнала производилась асинхронная предварительная установка или сброс. Наконец, на любой из двух или из четырех выводов GTS (в зависимости от типа устройства) можно подавать сигнал, осуществляющий «общее управление третьим состоянием»; в каждой макроячейке можно выбрать один из этих сигналов для отпирания или запирания соответствующего выхода, когда выход макроячейки подключен к внешнему I/О-выводу.

На рисунке показаны только четыре функциональных блока, но архитектура семейства ХС9500 допускает наличие в ИС ХС95288 16 функциональных блоков. Независимо от особенностей микросхемы, входящей в состав этого семейства, на входы каждого функционального блока путем программирования переключающей матрицы подаются 36 сигналов. На входы переключающей матрицы поступают сигналы с 18 выходов макроячеек от каждого функционального блока и внешние входные сигналы с I/O-выводов. Кроме того, у каждого функционального блока есть 18 выходов, сигналы на которых проходят «мимо» переключающей матрицы, как показано на рис. 10.38, и поступают на блоки ввода/вывода. Это просто сигналы разрешения выхода для выходных каскадов блока ввода/вывода; эти сигналы действуют в том случае, когда выход макроячейки данного функционального блока подключен к внешнему I/О-выводу.

Не нашли, что искали? Воспользуйтесь поиском: