Перестраиваемый логический блок

На рис. показана внутренняя струк­тура логического блока в микросхемах серии ХС4000.

Наиболее важными программируемыми элементами логическою блока яв­ляются схемы F, G и Н, вырабатывающие значения логических функций. С помо­щью элементов F и G можно реализовать любую комбинационную логическую функцию четырех переменных, а элемент Н позволяет сформировать значение любой комбинационной логической функции трех переменных.

Трапециевидные символы представляют собой программируемые мультиплексоры. Обратите внимание, что сигналы с выходов схем F и G, а также сигналы, поступающие на дополнительные входы логического блока можно подать через мультиплексоры М1-МЗ на входы схемы Н, поэтому можно реализовать логические функции с числом переменных больше четырех. Ниже приведен перечень функций, которые можно реализовать с помощью схем F, G и Н в одном логическом блоке:

· Любая функция с числом переменных не более четырех, плюс любая другая функция с числом переменных не более четырех, которые не связаны с пе­ременными первой функции, плюс любая третья функция с числом независи­мых переменных не более трех.

· Любая одна функция пяти переменных.

· Любая функция четырех переменных, плюс некоторые другие функции шес­ти переменных, не зависящих от переменных первой функции.

· Некоторые функции с числом переменных до девяти, включая проверку на четность и проверку равенства двух 4-ратрндных двоичных слов.

Любой логический блок в мик­росхеме серии ХС4000 при запуске можно сконфигурировать так, чтобы исполь­зовать его в качестве памяти, а не логики. Возможны несколько разных режимов формирования структуры логического блока:

• Два статических ОЗУ 16х1. Схемы F и G используются в качестве стати­ческих ОЗУ с независимыми адресными входами и входами записываемых данных. Однако вход разрешения записи у них общий.

• Одно статическое ОЗУ 32x1. Одни и те же четыре адресных бита подаются на входы схем F и G, а пятый адресный бит, поступающий на схему Н и на схему разрешения записи, позволяет выбирать между верхней и нижней по­ловинами памяти F и G.

• Асинхронный или синхронный режим работы. Структура упомянутых выше статических ОЗУ может быть сформирована так, чтобы при записи происхо­дила асинхронная фиксация данных, либо запоминание данных осуществлялось по заданному фронту тактового сигнала К.

• Одно статическое ОЗУ 16x1 с двумя портами. Возможно независимое вы­полнение чтения и записи для двух разных ячеек одного и того же статического ОЗУ по двум наборам сигналов на адресных входах.

Блок ввода/вывода

Структура блока ввода/вывода в ИС семейства ХС4000 показа­на на рис. I/O-вывод можно использовать в качестве входа или выхода, либо в качестве того и другого.

На пути входного и выходного сигналов имеются переключающиеся по фронту D-триггеры, возможность записи в которые опре­деляется мультиплексорами М5-М7. Размещение входного и выходного тригге­ров «рядом» с I/O-выводами является особенно полезным свойством ИС типа FPGA. Относительно большие задержки при прохождении сигналов от выходов внутренних триггеров логических блоков до блоков ввода/вывода могут затруд­нить стыковку данной ИС со стороны ее выходов с внешними синхронными сис­темами, если частота тактового сигнала очень высока. Большие задержки от I/О-выводов до входов триггеров в логических блоках могут затруднить сопря­жение данной ИС со стороны ее входов с внешней системой с точки зрения удов­летворения требованиям по времени установления и времени удержания, если внешние входные сигналы поступают непосредственно на тактовые входы триг­геров внутри логических блоков, а не фиксируются сначала триггерами в блоках ввода/вывода. Конечно, применение триггеров в блоках ввода/вывода возмож­но только в том случае, когда технические требования к внешнему интерфейсу ИС типа FPGA допускают «конвейерный режим» работы по входам и выходам.

Не нашли, что искали? Воспользуйтесь поиском: