Цифровые схемы последовательностного типа

Последовательностные устройства – это устройства с памятью. В них выходной сигнал определяется не только текущим состоянием входа, но и рядом предыдущих значений. Обычно в состав последовательностных устройств входят комбинационные устройства и запоминающие ячейки.

Простейшее последовательностное устройство – это триггер. Его особенностью является способность бесконечно долго находится в одном из двух устойчивых состояний. Приняв одно состояние за ноль, другое за единицу, можно считать, что триггер хранит один бит информации.

Триггеры

Триггеры предназначены для запоминания двоичной информации. Использование триггеров позволяет реализовывать устройства оперативной памяти (то есть памяти, информация в которой хранится только на время вычислений). Однако триггеры могут использоваться и для построения некоторых цифровых устройств с памятью, таких как счётчики, преобразователи последовательного кода в параллельный или цифровые линии задержки.

Простейшая схема, позволяющая запоминать двоичную информацию, может быть построена на двух инверторах, охваченных положительной обратной связью. Эта схема приведена на рисунке 8.1.

Рисунок 8.1– Схема простейшего триггера, построенного на инверторах

В этой схеме может быть только два состояния – на выходе Q присутствует логическая единица и на выходе Q присутствует логический ноль. Если логическая единица присутствует на выходе Q, то на инверсном выходе будет присутствовать логический ноль, который после очередного инвертирования подтверждает уровень логической единицы на выходе Q. И наоборот, если на выходе Q присутствует логический ноль, то на инверсном выходе будет присутствовать логическая единица.

Может возникнуть вопрос: каком состоянии будет такой триггер при включении питания. Это зависит от многих факторов, таких как конструктивная ёмкость, подключенная к входу инверторов, распределение напряжения по шине питания, влияния внутренних шумов, и т.д. В результате триггер при включении питания может оказаться как в нулевом, так и в единичном состоянии.

Такое состояние будет сохраняться до тех пор, пока включено питание. Но вот вопрос – а как записывать в такой триггер информацию? Нам потребуются входы записи нуля и записи единицы.

RS-триггеры.

RS-триггер получил название по названию своих входов. Вход S (Set – установить англ.) позволяет устанавливать выход триггера Q в единичное состояние. Вход R (Reset – сбросить англ.) позволяет сбрасывать выход триггера Q (Quit – выход англ.) в нулевое состояние.

Для реализации RS‑триггера воспользуемся логическими элементами "2И‑НЕ". Его принципиальная схема приведена на рисунке 8.2.

Рисунок 8.2 – Схема RS‑триггера, построенного на схемах "И". Входы R и S инверсные (активный уровень "0")

Рассмотрим работу изображенной на рисунке 8.2 схемы подробнее. Пусть на входы R и S подаются единичные потенциалы. Если на выходе верхнего логического элемента "2И‑НЕ" Q присутствует логический ноль, то на выходе нижнего логического элемента "2И‑НЕ" появится логическая единица. Эта единица подтвердит логический ноль на выходе Q. Если на выходе верхнего логического элемента "2И‑НЕ" Q первоначально присутствует логическая единица, то на выходе нижнего логического элемента "2И‑НЕ" появится логический ноль. Этот ноль подтвердит логическую единицу на выходе Q. То есть при единичных входных уровнях схема RS‑триггера работает точно так же как и схема на инверторах.

Подадим на вход S нулевой потенциал. Согласно таблице истинности логического элемента "И-НЕ" на выходе Q появится единичный потенциал. Это приведёт к появлению на инверсном выходе триггера нулевого потенциала. Теперь, даже если снять нулевой потенциал с входа S, на выходе триггера останется единичный потенциал. То есть мы записали в триггер логическую единицу.

Точно так же можно записать в триггер и логический ноль. Для этого следует воспользоваться входом R. Так как активный уровень на входах оказался нулевым, то эти входы – инверсные. Составим таблицу истинности RS‑триггера. Входы R и S в этой таблице будем использовать прямые, то есть запись нуля, и запись единицы будут осуществляться единичными потенциалами (таблица 8.1).

Таблица 8.1 – Таблица истинности RS‑триггера.

RS-триггер можно построить и на логических элементах "ИЛИ". Схема RS‑триггера, построенного на логических элементах "ИЛИ" приведена на рисунке 8.3. Единственное отличие в работе этой схемы по сравнению со схемой, рассмотренной ранее, будет заключаться в том, что сброс и установка триггера будет производиться единичными логическими уровнями в полном соответствии с таблицей истинности RS триггера, приведенной в таблице 8.1. Эти особенности связаны с принципами работы инверсной логики, которые рассматривались в предыдущих главах.

Рисунок 8.3– Схема простейшего триггера на схемах "ИЛИ". Входы R и S прямые (активный уровень "1")

Так как RS‑триггер при его реализации на логических элементах "И" и "ИЛИ" работает одинаково, то его изображение на принципиальных схемах тоже одинаково. Условно-графическое изображение RS‑триггера на принципиальных схемах приведено на рисунке 8.4.

Рисунок 8.4 – Условно-графическое обозначение RS‑триггера

Синхронные RS‑триггеры.

Схема RS‑триггера позволяет запоминать состояние логической схемы, но так как при изменении входных сигналов может возникать переходный процесс (в цифровых схемах этот процесс называется опасные гонки), то запоминать состояния логической схемы нужно только в определённые моменты времени, когда все переходные процессы закончены, и сигнал на выходе комбинационной схемы соответствует выполняемой ею функции. Это означает, что большинство цифровых схем требуют сигнала синхронизации (тактового сигнала). Все переходные процессы в комбинационной логической схеме должны закончиться за время периода синхросигнала, подаваемого на входы триггеров.

Триггеры, запоминающие входные сигналы только в момент времени, определяемый сигналом синхронизации, называются синхронными. Для того чтобы отличать от них рассмотренные ранее варианты: RS‑триггер и триггер Шмита, эти триггеры получили название асинхронных.

Формирование синхронизирующих сигналов с различной частотой и скважностью при помощи генераторов и одновибраторов было рассмотрено в предыдущих главах. Теперь покажем, как управлять работой триггеров с помощью разрешающих (синхронизирующих) сигналов.

Для этого нам потребуется схема, пропускающая входные сигналы только при наличии синхронизирующего сигнала. Такую схему мы уже использовали при построении схем мультиплексоров и демультиплексоров. Это логический элемент “И”. Триггеры, записывающие сигналы только при наличии синхронизирующего сигнала называются синхронными. Принципиальная схема синхронного RS триггера приведена на рисунке 8.5.

Рисунок 8.5 – Схема синхронного RS‑триггера

В таблице 8.2 приведена таблица истинности синхронного RS‑триггера. В этой таблице символ x означает, что значения логических уровней на данном входе не важны. Они не влияют на работу триггера.

Таблица 8.2 – Таблица истинности синхронного RS‑триггера.

Как уже отмечалось в предыдущей главе, RS триггеры могут быть реализованы на различных элементах. При этом логика их работы не изменяется. RS-триггеры часто выпускаются в виде готовых микросхем (или реализуются внутри БИС в виде готовых модулей), поэтому на принципиальных схемах синхронные триггеры обычно изображаются в виде условно-графических обозначений. Условно-графическое обозначение синхронного RS‑триггера приведено на рисунке 8.6.

Рисунок 8.6 – Условно-графическое обозначение синхронного RS‑триггера

Не нашли, что искали? Воспользуйтесь поиском: