Главная | Случайная
Обратная связь

ТОР 5 статей:

Методические подходы к анализу финансового состояния предприятия

Проблема периодизации русской литературы ХХ века. Краткая характеристика второй половины ХХ века

Ценовые и неценовые факторы

Характеристика шлифовальных кругов и ее маркировка

Служебные части речи. Предлог. Союз. Частицы

КАТЕГОРИИ:






Обозначения устройств





B –целочисленные устройства исполнения

C –компьютер ( включает хотя бы одно I )

Core – процессорное ядро

Ch –канал ввода-вывода

D –устройство ввода-вывода

E –устройство исполнения ( АЛУ )

F –устройства с плавающей точкой

H –магистраль данных

I –устройство обработки потока команд

IO –интерфейс устройства ввода-вывода

M –устройство памяти ( обычно ОП )

P –процессор

U –неспецифицированное устройство

X –коммутатор

Csh –кэш

Csh1, Csh2 –кэш 1-го, 2-го уровней

Cshi, Cshd –кэш команнд, кэш данных

Rg –регистры

Lds –устр-во загрузки-записи

Br –блок предсказания переходов

GrP –графический процессор

Server – сервер.

Super – суперкомпьютер.

SS (Storage System) – система хранения данных.

Cluster – кластерная система.

Node – узел.

Hub – сетевой концентратор для передачи информации в простой сети.

Switch – сетевой концентратор - это устройство, предназначенное для соединения нескольких узлов компьютерной сети или нескольких блоков ВС в пределах одного сегмента.

Router - маршрутизатор, это сетевое устройство, на основании информации о топологии сети и определённых правил, принимающее решения о пересылке пакетов сетевого уровня (уровень 3 модели OSI) между различными сегментами сети.


2. Конвейерная обработка – подстрочный индекс p (pipeline): I p, E p

3. Векторные команды – подстрочный индекс v, который следует за I: I v, I pv

4. Различные устройства одного и того же типа обозначаются целым числом: E1p, E3p

5. Правило подстановки ( по аналогии с алгеброй): I [ E1, E2 ]; E1=………; E2=……….

6. Группа устройств – { }. Разделители:

, - устройства работают параллельно; {4F p , 2B}

/ - устройства работают последовательно. { E1 / E2 / E3 }

7. Множественные устройства: 10Е

8.Дублирование – черта над символом: 64Р = 64{E-M(сверху черта над Е-М)};

9. Число разрядов: I16, F p 64

Для блоков памяти: n M w * b, Пример: M 1K * 32; 8 M 64 * 64

n – кол-во банков памяти, w – объем памяти, b - разрядность

10. Характеристическое время - > [ нс ]: I 40 , M 650

11. Связь посредством шины:

неспецифицированное

—>симплексное

<—>дуплексное

<—/ —>полудуплексное

12. Цепь устройств: Е — Rg — Csh1 — Csh2 — M

13. Матрицы процессоров - > « c – nn »

288 { 3E — M } 0-2D PEPE

[ 64 2 P ] 1-2D DAP

[ 32 2 P ] 2-2D CLIP

[ 64 2 P ] 1-3D

[ 64 2 P ] Torr

14. Перекрестные соединения

I p [ 16 F x 17 M ]

15. Комментарии - > ( )

16. Управление - > I [ ]

Вид управления (подстрочн): a – асинхр, l – синхр, r

I p [ 10 F, 10 С ] r

17. Подстр. индекс у C или P может быть: CISC / RISC / VLIW / EPIC / Векторная / SMP / MPP/Кластер/ ClusterHA/ ClusterNLB/ ClusterHPC/ SAN/ DAS/NAS/CAS

Пример

P CISC(i8086)= I p8[B 16 –16Rg 13*8] –16M 1M*16

 

  1. RISC-идеология. История, основные принципы, признаки RISC. Достоинства и недостатки.

До начала 80-х годов прогресс в области ВТ за счет смены средств элементной базы компьютеров (на различных физических принципах). Последние десятилетия процессоры развиваются на базе интегральных полупроводниковых микросхем.

В конце1970-х гг. IBM: около 20% всех команд процессора занимают при выполнении около 80% всего процессорного времени, а остальные 80% команд — оставшиеся 20%.

Возникла идея свести набор команд к минимуму, зафиксировать их длину для удобства декодирования, а непосредственный доступ к памяти (загрузку данных в регистры ЦП из памяти и копирование из регистров в память) разрешить лишь некоторым из них.

В начале 80-х Дэвид Дайзел с Дэвидом Патерсоном (David Patterson) опубликовали известную статью – «Необходимость RISC компьютеров».

Вывод: на уровне микропроцессора нужно оставить только эти самые 20%, а остальные операции выполнять с помощью механизмов типа микропрограмм (примерно так же, как реализуются операции с плавающей запятой в компьютере без сопроцессора).

RISC (Reduced Instruction Set Computing) -архитектура сокращенного набора команд. Данный тип микропроцессора нацелен на быструю и эффективную обработку небольшого набора команд. Архитектура RISC основана на том, что процесс декодирования и выполнения большинства команд должен быть достаточно прост, и в результате набор команд RISC-микропроцессора ограничен.

В ходе работы такой процессор оптимизирует каждую команду для быстрого выполнения, обычно в пределах одного такта. Однако при выполнении сложных команд RISC-микропроцессоры работают медленнее, чем CISC-микропроцессоры общего назначения, поскольку эти команды необходимо разбивать на более простые.

CISC (Complex/Complete Instruction Set Computing) - архитектура полного набора команд. Микропроцессор CISC использует набор машинных инструкций, полностью соответствующий набору команд языка ассемблера.

Вычисления разного типа в нем могут выполняться различными командами, даже если они приводят к одному результату (например, умножение на два и сдвиг на один разряд влево).

Такая архитектура обеспечивает разнообразные и мощные способы выполнения вычислительных операций на уровне машинных команд, но для выполнения каждой команды обычно требуется большое число тактов процессора.

vikidalka.ru - 2015-2018 год. Все права принадлежат их авторам! Нарушение авторских прав | Нарушение персональных данных