Микросхемы типа программируемая матричная логика. Их основные параметры.

Программируемая матричная логика (ПМЛ), SPLD(Simple Programmable Logic Devices), т. е. простые программируемые логические устройства. По архитектуре эти ПЛИС делятся на подклассы программируемых логических матриц ПЛМ (PLA, Programmable Logic Arrays) и программируемой матричной логики ПМЛ (PAL. Programmable Arrays Logic, или GAL, Generic Array Logic).

Оба эти подкласса микросхем реализуют дизъюнктивные нормальные формы (ДНФ) переключательных функций, а их основными блоками являются две матрицы: матрица элементов И и матрица элементов ИЛИ, включенные последовательно. Такова структурная модель ПЛМ и ПМЛ. Технически они могут быть выполнены и как последовательность двух матриц элементов ИЛИ-НЕ.

В ПМЛ выработанные матрицей И термы поступают на фиксированную (непрограммируемую) матрицу элементов ИЛИ. Это означает жесткое заранее заданное распределение имеющихся термов между отдельными дизъюнкторами. Каждому дизъюнктору придаются свои собственные термы, и если для разных дизъюнкторов окажутся нужными одинаковые термы, придется вырабатывать их в матрице И несколько раз. Однако при этом программируемость матрицы ИЛИ исключается, что для многих задач в итоге существенно упрощает схему ПМЛ в сравнении со схемой ПЛМ.

Здесь выходы элементов матрицы «И» жестко распределены между элементами матрицы «ИЛИ».

В схеме ПМЛ m входов, n выходов и 4n элементов «И», так как каждому элементу «ИЛИ» придается по 4 коньюнктора. В сравнении с ПЛМ эти ПЛИС имеют меньшую функциональную гибкость, но их изготовление и использование проще. Преимущества проявляются при проектировании несложных устройств.

Не нашли, что искали? Воспользуйтесь поиском: