Однородный децимирующий фильтр

Наиболее просто в цифровом виде реализовать рассмотренный нами ранее однородный фильтр, так как для его реализации не требуются умножители. Для однородного фильтра четвертого порядка эта формула выглядит следующим образом:

(17.9)

Структурная схема фильтра, реализующего формулу (16.9), приведена на рисунке 17.5.

Рисунок 17.5 – Структурная схема однородного фильтра седьмого порядка

При реализации такого фильтра потребуется 6 сумматоров. Во столько же раз уменьшится быстродействии цифрового фильтра. Можно несколько видоизменить структуру данного фильтра. Для сокращения количества выполняемых операций формула 16.9 может быть переписана в следующем виде:

(17.10)

Эта формула может быть реализована за два действия:

(17.11)

В таком случае для реализации фильтра потребуется два каскада. Первый каскад будет выполнять интегрирование, а второй — фильтр с конечной импульсной характеристикой всего с двумя ненулевыми коэффициентами, равными единице. Структурная схема нового фильтра приведена на рисунке 17.6.

Рисунок 17.6 – Структурная схема двухкаскадного фильтра, эквивалентного фильтру, приведенному на рисунке 16.5

В этой схеме максимальное время задержки сигнала определяется быстродействием сумматора и временем записи в регистр. Мы увеличили быстродействие почти в семь раз.

Ну а теперь вспомним, для чего нам потребовался фильтр. Правильно. Для уменьшения количества отсчетов в единицу времени. Так как операция децимации линейна, то вторую часть фильтра мы можем перенести на выход дециматора.

При таком схемном решении для формирования того же самого значения времени задержки нам потребуется только один регистр, так как на его вход тактовой синхронизации будет поступать частота в шесть раз меньше, чем частота синхронизации первого регистра. Получившаяся в результате всех преобразований структурная схема фильтра-дециматора приведена на рисунке 17.7.

Рисунок 17.7 – Структурная схема фильтра-дециматора, эквивалентного фильтру, приведенному на рисунке 16.6

Новая схема содержит всего два регистра и два двоичных сумматора, то есть данная схема получилась в три раза проще схемы однородного фильтра, приведенной на рисунке 16.5. Получившийся в результате преобразований фильтр трудно назвать однородным, однако для того, чтобы отобразить особенности его импульсной и амплитудно-частотной характеристик, сохраним название "однородный" и для этого фильтра.

Если по техническому заданию требуется еще больший коэффициент децимации по сравнению с рассмотренным выше случаем, то выигрыш при реализации однородного фильтра-дециматора по схеме, приведенной на рисунке 17.7, будет еще большим.

Хотелось бы напомнить, что при анализе характеристик однородного фильтра для получения приемлемого уровня подавления мешающего сигнала нам потребовалось включить друг за другом несколько каскадов.

Давайте включим последовательно друг за другом три фильтра-дециматора, как это показано на структурной схеме однородного фильтра, приведенной на рисунке 17.8.

Рисунок 17.8 – Структурная схема фильтра-дециматора, эквивалентного фильтру, приведенному на рисунке 16.7

На рисунке 17.9 приведена амплитудно-частотная характеристика четырехкаскадного однородного фильтра. Обратите внимание, что образ полезного сигнала сосредоточен около выходной частоты дискретизации.

Рисунок 17.9 – Амплитудно-частотная характеристика четырехкаскадного однородного фильтра-дециматора

Проанализировав амплитудно-частотную характеристику четырехкаскадного однородного фильтра можно определить, что этот фильтр обладает максимальным подавлением мешающих сигналов именно в полосе частот высокочастотных образов полезного сигнала. Четырехкаскадный однородный фильтр может обеспечить подавление мешающих сигналов, находящихся в зоне высокочастотных образов полезного сигнала до 90 дБ, что вполне достаточно для реализации 16-разрядного представления полезного сигнала.

Список литературы

1. Гольденберг Л.М. Матюшкин Б.Д. Поляк М.Н. Цифровая обработка сигналов. М.: Радио и связь, 1985.

2. Титце У. Шенк К. Полупроводниковая схемотехника. Мир. 1983.

3. Хоровиц П., У.Хилл Искусство схемотехники. Мир. 1986, Издание 3-е.

4. Шило В.Л. Популярные цифровые микросхемы: Справочник.- М.: Р и С, 1987.

5. Петровский И.И., Прибыльский А.В. и др. Логические ИС КР1533, КР1554. М.: БИНОМ, 1993.

6. Богданович М.И. Цифровые интегральные микросхемы. 1996.

7. Угрюмов Е. Цифровая схемотехника. Учебное пособие. Санкт-Петербург BHV, 2001.

8. Бродин В.Б., Калинин А.В. Системы на микроконтроллерах и БИС программируемой логики. М. Эком. 2002.

9. Уэйкерли Дк. Ф. Проектирование цифровых устройств М. Постмаркет, 2002.

10. Сажнев А.М., Сединин В.И. Цифровые устройства и микропроцессоры Учебное пособие – Новосибирск СибГУТИ, 2004.

11. Микушин А.В., Сажнев А.М., Сединин В.И. Цифровые устройства и микропроцессоры. Учебное пособие. Новосибирск ВЕДИ, 2005.

12. Микушин А.В., Сединин В.И. Схемотехника цифровых устройств,

часть 1. Учебное пособие. Новосибирск, 2006.

13. http://www.sibsutis.ru/~mavr/contCU.htm

14. http://www.bashedu.ru/wsap/posobie/Content.htm

15. http://dfe3300.karelia.ru/koi/posob/log_basis/index.html

16. http://www.inp.nsk.su/~kozak/ac/ach00.htm

Не нашли, что искали? Воспользуйтесь поиском: