Пример применения логических элементов RS-триггер

Исключительное ИЛИ

Этот логический элемент имеет необычный смысл работы: на выходе появится логический уровень в том случае, если только на одном из входов будет присутствовать логическая единица. Если на оба входа (или на все) подать одинаковые уровни, тогда на выходе уровень не изменится.

Элемент И-НЕ

Элемент имеет ту же функцию что и элемент И, но только сигнал на выходе инвертируется. Из таблицы смысл не трудно понять. Это микросхемы серии ЛА: К155ЛА3

Элемент ИЛИ-НЕ

Этот элемент тоже имеет такую функцию, как и элемент ИЛИ. Микросхемы серии ЛЕ: К155ЛЕ1

Пример применения логических элементов RS-триггер

RS триггер – это устройство, которое может устойчиво сохранять одно из двух состояний, или можно сказать «ОЗУ на 1 бит». Q2 это инверсированный Q1 выход. SET установка, RESET сброс. При подаче логического сигнала на RESET, триггер обнуляется, т.е. на Q1 лог. уровень 0. Чтобы триггер перевести в состояние, где из Q1 выходит лог. 1, нужно в момент сброса установить на SET единицу. После прекращения подачи сигнала на RESET, триггер переходит в режим хранения, т.е. триггер запоминает состояние на входе SET.

Триггер – это простейшее последовательностное устройство, которое обладает двумя устойчивыми состояниями. В микроэлектрон-ном исполнении выпускают триггеры, различающиеся по сложности построения, по своим функциональным возможностям, по способу управления. Входы, как и сигналы, подаваемые на них, делятся на информационные и вспомогательные. Информационные сигналы через соответствующие входы управляют состоянием триггера. Сигналы на вспомогательных входах служат для предварительной установки триггера в заданное состояние и его синхронизации. Вспомогательные входы могут при необходимости выполнять роль информационных.

Входы и выходы триггеров, как и соответствующим им сигналы, принято обозначать буквами S, R, D, Q, J и др.

Триггеры классифицируют по ряду признаков. По функциональным возможностям выделяют:

а) триггер с раздельной установкой 0 и 1 (RS-триггер);

б) триггер с (приемом информации по данному входу (D-триггер) другое название: триггер задержки;

в) триггер со счетным входом (Т-триггер);

г) универсальный триггер (JК-триггер).

По способу приема информации триггеры подразделяют на асинхронные (нетактируемые) и синхронные (тактируемые). Асинхронные триггеры реагируют на информационные сигналы в момент их появления на входах триггера. Синхронные триггеры реагируют на информационные сигналы при наличии разрешающего сигнала на специально предусматриваемом входе С. Синхронные триггеры подразделяют на триггеры со статическим управлением по С-входу и с динамическим управлением Tpиггepы со статическим управлением реагируют на информационные сигналы при подаче на вход С уровня 1 (прямой С-вход) или 0 (инверсный C-вход).

Триггеры с динамическим управлением реагируют на информационные сигналы в момент изменения сигнала на C-входе от 0 К 1 (прямой динамический С-вход) или от 1 к 0 (инверсный динамический С-вход).

По принципу построения триггеры со статическим управлением можно разделить на одноступенчатые и двухступенчатые. Одноступенчатые триггеры имеют одну ступень запоминания информации. Запись информации в такие триггеры представляет собой непрерывный во времени процесс установления состояния триггера под воздействием информационных сигналов.

Двухступенчатые триггеры имеют две ступени запоминания информации, которые тактовым импульсом управляются таким образом, что в начале информация записывается в первую ступень, а затем переписывается во вторую и появляется на выходе триггера.

2.1.2. Асинхронные триггеры Асинхронные RS-триггеры имеют два информационных входа: вход S для установки 1, вход R для установки 0 и два выхода: прямой и инверсный _.

Состояние триггера характеризуется сигналом на прямом выходе и определяется комбинацией входных сигналов. Например, для установки триггера в состояние 1, т. е. для записи в него 1, необходимо на его входы подать такую комбинацию сигналов, при которой на прямом выходе сигнал будет иметь уровень логической 1, т. е. = 1, = 0.

Асинхронный RS-триггер обычно строится на двух логических элементах И–НЕ либо ИЛИ–НЕ, охваченных перекрестными обратными связями
(рис. 2.1). На временных диаграммах отражена задержка срабатывания триггера, величина которой зависит от быстродействия логических элементов.

Рис. 1.1. Асинхронный RS-триггер: а – на логических элементах ИЛИ-НЕ; б – на логических элементах И–НЕ

Таблица 2.1

Таблица функционирования RS-триггера

Если обозначить состояние триггера в момент изменения входных сигналов индексом n, а после переключения – индексом n-1 то закон функционирования триггера может быть описан табл. 2.1.

Как следует из табл. 2.1, при комбинации S = 1, R = 0 в триггер записывается 1 независимо от предыдущего состояния. При другом наборе входных сигналов S = 0, R = 1 триггер устанавливается в 0. Комбинация S = R = 0 является нейтральной, поскольку при ней имеет место режим хранения записанной ранее информации.

При нейтральной комбинации сигналов на информационных входах триггер может находиться в одном из состояний устойчивого равновесия = 1, = 0 или = 0, = 1 сколь угодно долго. Комбинация S = R = 1 является запрещенной, так как она приводит к нарушению закона работы триггера и неопределенности его состояния. Действительно при указанной комбинации входных сигналов на обоих выходах триггера устанавливается 0. Это состояние не является состоянием устойчивого равновесия и может быть обеспечено только воздействием сигналов. Если затем на входы будет подана нейтральная комбинация сигналов, триггер перейдет в одно из состояний устойчивого равновесия, но предугадать это новое состояние триггера невозможно, поскольку обычно разброс временных параметров логических элементов триггера неизвестен. Для триггера на элементах И–НЕ управляющим действием обладают нулевые уровни информационных сигналов, а не единичные, как в рассмотренном случае. Поэтому информационные выходы и соответствующие сигналы таких триггеров обозначаются как инверсные (рис. 2.1, б). Закон функционирования RS-триггера на элементах И–НЕ описывается табл. 2.2, которая в отличие от табл. 2.1 приведена в сокращенной форме записи.Из табл. 2.2 следует, что комбинация является запрещенной, а комбинация нейтральной. Следовательно, если для триггера на элементах ИЛИ–НЕ единичные сигналы на обоих информационных входах запрещены, то для триггера на элементах И–НЕ они разрешены и образуют нейтральную комбинацию. Нулевые сигналы на обоих входах триггера на элементах ИЛИ–НЕ составляют нейтральную комбинацию, а для триггера на элементах И–НЕ они запрещены. Указанные особенности триггеров на разных логических элементах следует учитывать при их применении в цифровых узлах. Быстродействие асинхронного RS-триггера определяется задержкой установления его состояния tт, которая равна сумме задержек распространения сигнала через логические элементы: .

2.1.3. Синхронные триггеры Синхронный одноступенчатый RS-триггер отличается от асин­хронного наличием С-входа для синхронизирующих (тактовых) импульсов. Синхронный триггер состоит из асинхронного RS-триг­гера и двух логических элементов на его входе. Рассмотрим работу триггера, построенного на элементах И–НЕ (рис. 2.2, a).При С = 0 входные логические элементы 1 и 2 блокированы: их состояния не зависят от сигналов на S- и R-входах и соответст­вуют логической 1, т. е. q1 = q2 = 1. Для асинхронного RS-триггера на элементах И–НЕ такая комбинация входных сигналов являет­ся нейтральной, поэтому триггер находится в режиме хранения за­писанной информации.

При С = 1 входные логические элементы открыты для восприя­тия информационных сигналов и передачи их на входы асинхронно­го RS-триггера. Таким образом, синхронный триггер при наличии разрешающего сигнала на S-входе работает по правилам для асин­хронного триггера.

Временные процессы в триггере при его переключении из нуле­вого состояния в единичное иллюстрируются диаграммами на рис. 4.13, в, на которых обозначено: t1, t2, t3, t4 – задержки пере­ключения соответствующих логических элементов; t' с, t" с – дли­тельности тактовых импульсов и пауз между ними.

Из диаграмм следует, что минимальный период повторения тактовых им­пульсов равен 4tзд.р,ср, а наибольшая частота F = 1/4tзд.р,ср.

Синхронные RS-триггеры строятся и на логических элементах ИЛИ–НЕ (рис. 2.2 ),И–ИЛИ–НЕ и их сочетаниях.

Синхронный двухступенчатый RS-триггер состоит из двух синхронных одноступенчатых RS-триггеров (рис. 2.3), управляемых разными фазами тактового сигнала.

Рис. 2.2. Синхронный RS-триггер: а – на логических элементах И–НЕ; б – условное обозначение; в – временные диаграммы;

г – RS-триггер на логических элементах ИЛИ-НЕ; д – условное обозначение RS-триггера

При С = 1 производится запись информации в триггер первой ступени. В это время триггер второй ступени заблокирован нулевым уровнем сигнала и на его С-входе благодаря наличию инвертора, через который тактовый сигнал поступает на вход второй ступени.

При С = 0 первая ступень блокируется, а вторая открывается.

Информация переписывается из первой ступени во вторую и появляется на выходе триггера. Двухступенчатая структура триггера на его условном обозначении отображается двумя буквами Т.

Минимальный период и максимальная частота повторения тактовых импульсов равны:Тс = 7tзд.р.ср; F = 1/Тс.

Другой вариант построения двухступенчатых триггеров с запрещающими связями между основной и вспомогательной ступенями приведен на рис. 2.3, б.

В триггере с запрещающими связями во время действия тактового импульса С = 1 информация записывается в основную ступень. Одновременно с выводом первых логических элементов на вход вспомогательной ступени запрещающие сигналы, блокирующие перезапись информации из основной ступени во вспомогательную.

При С = 0 эта блокировка снимается и информация появляется на выходе второй ступени.

Рис. 2.3. Двухступенчатый RS-триггер: а – с дополнительным инвертором; б – с запрещающими связями

2.1.4. Д-триггеры и Т-триггеры

D-тpиггep имеет один информационный вход (D-вход) и вход для синхронизирующего импульса (рис. 2.4). Основное назначение D-триггера – задержка сигнала, поданного на вход. Как и RS-триггер, он может быть построен на различных логических элементах. Видно, что при С = 0 изменение входного сигнала не сказывается на состоянии триггера, и только при С = 1 триггер принимает состояние, определяемое входным сигналом.

Разновидностью D-триггера является DV-триггер, который дополнительно к D-входу имеет управляющий V-вход (на рис. 2.4, а показан пунктирной линией). При V = 1 триггер работает аналогично D-триггеру, а при V = 0 сохраняет исходное состояние независимо от изменения сигнала на D-входе и С-входе.

Широкое применение в практике построения цифровых устройств находят D-триггеры с динамическим управлением (155TM2 564ТМ2). Они реагируют на информационные сигналы только в момент изменения сигнала на С-входе от 0 к 1 (прямой динамический вход) или от 1 к 0 (инверсный динамический вход).

Рис. 2.4. D-триггер (DV-триггер при наличии V-входа): а – функциональная схема; б – таблица состояний; в – условное обозначение; г – временные диаграммы

Функциональная схема D-триггера с прямым динамическим управлением (рис. 2.5) состоит из трех асинхронных RS-триггеров. Два из них, построенные на элементах 1, 2 и 3, 4, называют коммутирующими, а третий – на элементах 5, 6 – выходным. Сигналы на выходах коммутирующих триггеров управляют состоянием выходного триггера.

При сигнале С = 0 на выходах q2 и q3 формируется нейтральная для выходного триггера комбинация, и он находится в режиме хранения. Изменение информационного сигнала в этот период времени вызывает изменение сигналов на выходах q₄ и q₁. Элементы 2, 3 готовы воспринять эти сигналы, как только появится разрешающий сигнал С = 1. В момент его появления изменяются уровни на выходах q2 и q3 и устанавливают выходной триггер в новое состояние, соответствующее информационному сигналу на D-входе в предыдущем такте.

Если изменение информационного сигнала произойдет во время установления состояния выходного триггера, коммутирующие триггеры не пропустят его, поскольку нулевой уровень на выходе элемента 2 блокирует входы элементов 1 и 3. Таким образом, назначение коммутирующих триггеров состоит в приеме информации, передаче ее в выходной триггер в момент перепада сигнала на С-входе от 0 к 1 и осуществлении с этого же момента самоблокировки от воздействия информационного сигнала.

Триггер с динамическим управлением нельзя назвать двухступенчатым в принято м ранее смысле, поскольку в нем нет того двухтактного механизма передачи информации от входов к выходам, который имеет четко выраженный характер в двухступенчатом триггере. Поэтому в условном обозначении для таких триггеров предусмотрена одна буква Т.

D-триггер с динамическим управлением может быть использован в качестве Т-триггера, для этого необходимо информационный вход D соединить с инверсным выходом (рис. 2.5, г).

Рис. 2.5. D-триггер с динамическим управлением: а – функциональная схема; б – временные диаграммы;
в – условное обозначение; г – преобразование в Т-триггер

Т-триггер (триггер со с четным входом Т) – это триггер с одним входом, изменяющий свое состояние с приходом каждого входного импульса.

При реализации Т-триггера на потенциальных логических элементах в основу может быть положен двухступенчатый RS-триггер, поскольку он обеспечивает требуемую для работы Т-триггера задержку в передаче информации от входов к выходам; С-вход выполняет роль Т-входа, а S- и
R-входы необходимо соединить перекрестными обратными связями с выходами триггера (рис. 2.6).

Рис. 2.6. Т-триггер (TV-триггер при наличии V-входа): а – функциональная схема; б – условные обозначения; в – таблица состояний

Разновидностью Т-триггера является ТV-триггер, имеющий дополнительный управляющий вход V (на рис. 2.6, а показан пунктиром). При сигнале V = 1 TV-триггер работает по правилам T-триггера. При сигнале V = 0 триггер сохраняет свое состояние неизменным.

.1.5. JK-триггерыJK-триггер имеет два инфор­мационных входа: J и К, а также вход для тактовых импульсов С. Правило работы JК-триг­гера определяется исходя из табл. 2.3. JК-триггер отличается от синхронного RS-триггера тем, что, во-первых, не имеет запрещенных входных комбинаций и, во-вторых, при комбинации J = K = 1 изменяет свое состояние на противоположное, т. е. работает в режиме Т-триггера. Поскольку JК-триггер обладает свойствами RS- и Т-триггеров, он может быть реализован на основе синхронного двухступенчатого RS-триггера, с входной логикой (рис. 2.7). Одна пара S- и R-входов используется для обратных связей, как в т-триггере. S- и R-входы другой пары служат для приема информации и получают обозначение J и К. Распространенный вариант реализации JК-триггера представлен на рис. 2.8. Нетрудно видеть, что при сигнале С = 1, когда информационные сигналы устанавливают состояние первой ступени, вторая ступень блокирована. При сигнале С = 0, когда первая ступень закрыта для входной информации, вторая ступень, напротив, открывается и воспринимает состояние первой ступени. Примером может служить JК-триггер К155ТВ1, выполненный по рассмотренной схеме.

Рис. 2.7. JK-триггер	Рис. 2.8. JK-триггер с входной логикой: а – функциональная схема; б – условное обозначение

Обычно триггеры имеют один или два установочных входа, которые предназначены для установки триггера в требуемое начальное состояние. Установка осуществляется сигналами, которые поступают, как показано на
рис. 2.8, непосредственно на входы RS-триггеров первой и второй ступеней. Если триггеры построены на элементах И–НЕ, то сигналы должны иметь вид отрицательного импульса напряжения между уровнями 1 и 0. Установочные входы получаются инверсными, что отражено на условном обозначении триггера. При реализации триггера на элементах ИЛИ–НЕ установочные входы будут прямыми и для установки триггера в какое-то состояние необходимо на соответствующий вход на короткое время подать сигнал с единичным уровнем. Причем установка производится независимо от наличия или отсутствия синхронизирующего импульса, т. е. является асинхронной.

Триггеры с установочными входами принято называть комбинированными DRS-RSТ-JКRS-триггерами. Часто встречаются триггеры с входной логикой. Примером может служить JК-триггер на рис. 2.8, a. Он имеет по три конъюнктивно связанных входа J и входа К, т. е. в его структуру встроены логические элементы. Такие триггеры необходимы для построения счетчиков с параллельным переносом. На основе JК-триггера можно с помощью внешних соединений его выводов (рис. 2.9) получить триггеры других видов. В этом смысле JК-триггер называют универсальным.

Триггер (триггерная система) — класс электронных устройств, обладающих способностью длительно находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов. Каждое состояние триггера легко распознаётся по значению выходного напряжения. По характеру действия триггеры относятся к импульсным устройствам — их активные элементы (транзисторы, лампы) работают в ключевом режиме, а смена состояний длится очень короткое время.

Отличительной особенностью триггера как функционального устройства является свойство запоминания двоичной информации. Под памятью триггера подразумевают способность оставаться в одном из двух состояний и после прекращения действия переключающего сигнала. Приняв одно из состояний за «1», а другое за «0», можно считать, что триггер хранит (помнит) один разряд числа, записанного в двоичном коде.

Не нашли, что искали? Воспользуйтесь поиском: