Последовательный многоразрядный сумматор.

Рис.69. Последовательный сумматор.

Последовательный сумматор предусматривает использование одного сумматора ОС-3 не зависимо от количества разрядов слагаемых. Структурная схема многоразрядного последовательного сумматора приведена на рис. 69. Схема состоит из двух сдвиговых регистров RG1 и RG2, предназначенных для хранения и сдвига операндов, последовательного регистра RG3 для записи и хранения суммы, одноразрядного сумматора ОС-3, устройства задержки переноса, и качестве которого лучше всего применить триггер. При выполнении разрядного суммирования сформированный перенос будет записываться в этот триггер, а использован перенос будет при выполнении суммирования в следующем старшем разряде.

Обычно регистры RG1 и RG2 -- сдвиговые регистры с параллельным занесением, RG3 -- сдвиговый регистр с параллельным чтением. При поступлении младших разрядов операндов x0,y0 на входы сумматора начинается формирование суммы и переноса, которое заканчивается по истечении времени . После этого можно подавать управляющие сигналы С3 и С4 для записи разрядной суммы в регистр суммы RG3 и переноса в триггер задержки, который будет хранить перенос до прихода следующего разряда операндов. По истечении времени необходимого для записи в регистр можно подавать сигналы С1 и С2 для сдвига операндов, т.е. для подачи на входы сумматора следующего разряда операндов. Работа последовательного сумматора иллюстрируется временной диаграммой, приведенной на рисунке 70. На временной диаграмме показаны соотношения во времени подачи управляющих сигналов С1, С2, С3, С4, а также интервалы времени необходимые на: выполнение операции в одноразрядном сумматоре -- , запись информации в регистр -- .

Рис. 70. Временная диаграмма работы последовательного сумматора.

На интервале t1-t2 выполняется суммирование нулевых разрядов операндов, t2-t3 -- первых разрядов, t3-t4 -- вторых разрядов, t4-t5 -- третьих разрядов операндов. Таким образом, быстродействие последовательного сумматора определяется временными параметрами выбранных микросхем () и количеством разрядов операндов. Поэтому быстродействие последовательного многоразрядного сумматора мало и он не находит применения в современной вычислительной технике.

Не нашли, что искали? Воспользуйтесь поиском: