![]() ТОР 5 статей: Методические подходы к анализу финансового состояния предприятия Проблема периодизации русской литературы ХХ века. Краткая характеристика второй половины ХХ века Характеристика шлифовальных кругов и ее маркировка Служебные части речи. Предлог. Союз. Частицы КАТЕГОРИИ:
|
Принципиальная схема устройстваПринципиальная схема приведена на рис.1. Основными элементами устройства являются интегратор, представляющий собой резистивный мост R1-R4 и конденсатор С1, формирователь импульсов (стабилитроны D1, D2 и резисторы R5, R6), логический узел (элементы DD1.1, DD2.1, DD2.2), тактовый генератор (DD2.3, DD2.4), усилитель (Т1), выходной каскад (С2, Т2, Br1) и блок питания на трансформаторе Tr1. Интегратор предназначен для выделения из сетевого напряжения сигналов, синхронизирующих работу логического узла. Это прямоугольные импульсы уровня ТТЛ на входах 1 и 2 элемента DD1.1. Фронт сигнала на входе 1 DD1.1 совпадает с началом положительной полуволны сетевого напряжения, а спад – с началом отрицательной полуволны. Фронт сигнала на входе 2 DD1.1 совпадает с началом положительной полуволны интеграла сетевого напряжения, а спад - с началом отрицательной полуволны. Таким образом, эти сигналы представляют собой прямоугольные импульсы, синхронизированные сетью и смещенные по фазе относительно друг друга на угол p/2. Сигнал, соответствующий напряжению сети, снимается с резистивного делителя R1, R3, ограничивается до уровня 5 В с помощью резистора R5 и стабилитрона D2, затем через гальваническую развязку на оптроне ОС1 подается на логический узел. Аналогично формируется сигнал, соответствующий интегралу напряжения сети. Процесс интегрирования обеспечивается процессами заряда и разряда конденсатора С1. Логический узел служит для формирования сигналов управления мощным ключевым IGBT-транзистором Т2 выходного каскада. Алгоритм управления синхронизирован выходными сигналами интегратора. На основе анализа этих сигналов, на выходе 4 элемента DD2.2 формируется сигнал управления выходным каскадом. В необходимые моменты времени логический узел модулирует выходной сигнал сигналом задающего генератора, обеспечивая высокочастотное энергопотребление. Для обеспечения импульсного процесса заряда накопительного конденсатора С2 служит задающий генератор на логических элементах DD2.3 и DD2.4. Он формирует импульсы частотой 2 кГц амплитудой 5 В. Частота сигнала на выходе генератора и скважность импульсов определяются параметрами времязадающих цепей С3-R20 и C4-R21. Эти параметры могут подбираться при настройке для обеспечения наибольшей погрешности учета потребляемой электроэнергии. Сигнал управления выходным каскадом через гальваническую развязку на оптроне ОС3 поступает на вход усилителя на транзисторе Т1. Основное назначение этого усилителя – полное открытие с вводом в режим насыщения транзистора Т2 выходного каскада и надежное запирание его в моменты времени, определяемые логическим узлом. Только ввод в насыщение и полное закрытие позволят транзистору Т2 функционировать в тяжелых условиях работы выходного каскада. Если не обеспечить надежное полное открытие и закрытие Т2, причем за минимальное время, то он выходит из строя от перегрева в течение нескольких секунд. Блок питания построен по классической схеме. Необходимость применения двух каналов питания продиктована особенностью режима выходного каскада. Обеспечить надежное открывание Т2 удается только при напряжении питания не менее 12В, а для питания микросхем необходимо стабилизированное напряжение 5В. При этом общим проводом можно лишь условно считать отрицательный полюс 5- вольтового выхода. Он не должен заземляться или иметь связь с проводами сети.
Не нашли, что искали? Воспользуйтесь поиском:
|