Синхронный и асинхронный программный обмен данными

Синхронный обмен.Процессор заканчивает обмен данными самостоятельно через раз и навесегда заданный промежуток времени,не учитывая при этом возможности устр-в исполнителей(быстродействие устр-в)
Достоинство:1)более простой протокол обмена.2)меньшее кол-во управляющих сигналов
Недостатки:1)Отсутствие гарантии,что исполнитель выполнил требуемую операцию.2)высокие требования к быстродействию устройства-исполнителя
Синх обмен используется для передачи инфы на короткие расстояния(процессор-память).
В случае программого обмена по синхронной шине все устр-ва получают синхронизирующую инфу по общей тактовой линии,на которую подаются импульсы строго фиксированной частоты(высокостабильные импульсы)

Асинхронный обмен.Процессор заканчивает обмен информацией с устройством только тогда,когда устр-во исполнитель подтверждает выполнение операции спец.сигналом.
Достоинства:1)более надежная пересылка данных.2)возможность работы с разными по быстродействию устр-вами.
Недостаток:1)необходимость формирования сигнала подтверждения(квитирование)всеми исполнителями,что требует доп.затрат на аппаратуру.
Асинх обмен используется для передачи на большие расстояния(подключение к компу различных датчиков и устр-в управления различными технологическими процессами).
Асинх схема управления пересылкой данных по шине основывается на механизме клитирования,т.е.подтверждение связи между хозяином шины и подчиненным устройством.

22. Понятие конвеера.Достоинства и недостатки.
Идея конвеера состоит в том,что производительность цепочки последовательных действий определяется не сложностью этой цепочки,а лишь длительностью в самой сложной операции. Главным препятствием высокой скорости выполнения команд явл.их вызов из памяти.Для резрешения этой проблемы команды вызываются заранее из памяти,т.е.происходит выборка с упреждением,в результате которой нужная команда выбирается не из памяти,а из регистра.
Классы.5 стадий. С1-вызов команды из памяти. С2- декодирование этой команды для определения ее типа и типов операндов,над которыми она будет выполнять действие. С3-определение местонахождения операндов или вызов из памяти регистров. С4-выполнение команды. С5-запись результата в регистр или память. 1 такт на 1 стадию. С1→С2→С3→С4→С5 Выполнение одной команды требуется 5 тактов,а если их выполнять параллельно,то за 1 такт выполняется 1 команда. Достоинство: увелич производительность в идеальном случае в 5 раз,в реальном в 1,5-1,7 раз. Недостатки: 1)Необходимость наличия блокировки конвеера,т.к. время выполнения различных стадий различно. 2)Необходима система сброса процессора,т.к. наличие команд условного перехода приводит к тому,что к моменту из выполнения не получен результат условия. 3)Необходим специал.планировщшик,чтобы разрешать конфликты по данным,возникающие из-за того,что команды не явл.независимыми часто последующая команда не может быть выполнена без знания результата команды.

23.Суперскалярная архитектура процессора и ее реализация.
Т.к. наличие конвейера в процессоре оказалось эффективным решением,то в дальнейшем осуществился переход к суперскалярной архитектуре,содержащей несколько конвейеров. (см.рис)Существуют различные схемы реализации суперскалярной архитектуры. Конвейер процессора Intel появился в моделе 486.Суперскалярная архитектура с двумя 5-стадийными конвейерами появилась в процессорах Pentium.Однако конвейеры были неравноправны. Главный конвейер(U-конвейер) мог выполнять произвольные команды,а второй конвейер(V-конвейер)- только команды с целыми числами.Если команды,входящие в пару,были сложными или несовместимыми,то выполнялась одна команда в U-конвейере,а оставшаяся составляла пару со следующей командой.

24.Циклы обмена по прерываниям.Векторные прерывания.
При векторном прерывании код номера прерывания передается процессору устр-вом I/o,которое данное прерывание запросило.Для этого выполняется цикл чтения по шине, и по шине данных передается код номера прерываний.Вэтом случае шине достаточно всего лишь одной линии запроса прерываний для всех устр-в I/o.
Запрос прерывания выполняется сигналом(1),который формируется устр-вом,запрашивающим прерывания.Получив сигнал(1) процессор предоставляет прерывания,закончив выполнение предыдущей команды.Для этого он выставляет сигнал подтверждения прерывания(2),который проходит последовательно по всем устр-вам,которые могут запрашивать прерывания.Устр-во,запросившее прерывание не пропускает через себя этот сигнал.В результате если 2 устр-ва одновременно запросили прерывания,то сигнал предоставления прерывания(2) получит только одно устр-во,то которое ближе у процессору.Такой механизм разрешения конфликтов наз.географическим приоритетом.Получив сигнал (2)устр-во,запросившее прерывание снимает свой сигнал(1),после чего процессор выполняет чтение номера прерывания,которое выдается на шину устр-вом,которому предоставлено прерывание.Процессор читает код номера прерываний и снимает сигнал(2).

25. VLIW-архитектура процессора и ее реализация.
Основной идеей в VLIW явл.явный параллелизм на уровне команд,что означает следующее.В каждой команде имеются поле,в котором указывается связь между другими командами,как правило 3 команды объединяются в одно машинное слово,в котором предусматривается 3 варианта выполнения: 1)Все 3 команды выполняются параллельно. 2)Сначала первые 2 команды,потом 3-я. 3)Выполняется одна команда,затем параллельно 2 следующ. Кроме того сами слова упаковываются по 3 или более машинных слова.В отличии от суперскалярной архитектуры,в которой параллельно выполняются только некоторые команды,то во VLIW-архитектуре почти все команды выполняются параллельно.Производительность ↑ раз в 10,а аппаратуры усложняются незначительно,т.к.вся сложность этой архитектуры заключается не в процессоре,а в компиляторе,сложность которого на порядок превышает сложность компилятора суперскалярной архитектуры.Реализована эта архитектура в соответствии с принципами RISC. 1)простая адресация и фиксированный размер операндов для обеспечения высокой скорости выборки команд.это приводит к ↑длины кода,что компенсируется большими объемами доступными памяти и высоким быстродействием процессора.2)разделение команд по категориям ячтения/записи в память,арифметические команды,логические.3)большое кол-во (больше 100)регистров.
Кроме того,в эту архитектуру была введена предикация – новый способ обработки условных переходов.Предикация состоит в замене обычных команд,котор.явл.безусловными,на условные,содержащие предикату(запись),которая сообщает в каком случае выполнить команду,а в каком нет.

26.Циклы обмена по прерываниям.Радиальные прерывания.
При радиальном прерывании присутствует столько линий запроса прерываний,сколько всего имеется прерываний,т.е.каждое устр-во I/o,желающее использовать прерывание подает сигнал запроса прерывания по своей отдельной линии.,поэтому номер линии определяет номер прерывания и соответствующее устр-во I/o. Процессор узнает о номере прерывания по номеру линии,по которой прошел запрос на прерывание.Вслучае радиальных прерываний в систему включается доп.микросхема контроллер прерывания.Такая схема реализована в ПК.При одновременном поступлении сигнала запроса прерывания от нескольких устр-в,порядок их обслуживания определяется контроллером-прерываний.
Достоинство:векторные прерывания обеспечивают большую гибкость.Поэтому в системе их может быть мнго,но требуют доп.аппаратурных узлов во всех устр-вах,запрашивающих прерывания,необходимых для выполнения цикла чтения.Для радиальных прерываний требуется введение доп.линий в шину управления,но работа с радиальными прерываниями проще,т.к.все сводится к выработке одного сигнала.

27.Параллелизм на уровне процессоров.SMP-системы и их реализации
Используется принцип работы SMP-систем(система с симметричной многопроцессорностью)SMP-системы – это системы из 2 и более процессоров,которые обладают одинаковыми правами на доступ к общей системной памяти,как правило в таких системах использ.одинаковые процессоры.С точки зрения ОС все процессоры равноправны и любые процессы или их часть(потоки)могут исполняться на любом процессоре.Возможны следующие реализации:
1)каждый процессор имеет свою независимую шину,каждая из которых присоединяются к чипсету.А чипсет определяет в какой последовательности обслуживать.
Недостаток:процессорная шина явл.быстрой и сложной и ее разводка затруднена из-за перекоса шины и необходимости исключить взаимное слияние проводки
2)Использование одной общей шины.При этом процессоры передают данные по очереди.Смысл использ.одной шины состоит в том,что SMP-систем память общая и запросы в о.п. не могут быть выполнены одновременно.
Недостатки:1)необходимость в орбитраже единой шины,т.к. процессор использ.ее индивидуально.2)использ.одной шины приводит к возрастанию ее длины.
3)Для объединения достоинств этих двух реализаций использ.2-х процессорные шины,каждая из которых подсоединяются несколько процессоров.
Общий недостатки SMP-систем:1)Должен быть разработан механизм,который обеспечивает автоматическое однообразие записи в КЭШе процессора. 2)Механизм должен быть корректный реализации прерываний кроме индивидуальных контроллеров прерывания должен быть и дополнительный контроллер прерываний,обслуживающий общие системные события.

28.Циклы обмена в режиме прямого доступа к памяти
В этом режиме процессор не участвует в обмене инфой,а его роль выполняет контроллер ДМА(ДМА - обмен с использ.прямого доступа к памяти).Сигнал запроса (1) передается всеми устр-вами,нуждающимся в ДМА по одной линии.Процессор,получив этот сигнал выдает сигнал предоставления(ДМА2),который последовательно проходит по всем устр-вам,в результате чего ДМА получает то устр-во,которое находится ближе к процессору(географический приоритет).После этого устр-во получившее ДМА,проводит циклы обмена информации с памятью(чтение или запись).Эта схема аналогична схеме организации векторных прерываний.
Достоинство:наличие одной линии запроса ДМА.
Недостаток:необходимость встраивать контроллер ДМА в каждое из устр-в. Поэтому в ПК использ.схема запроса(представления ДМА)аналогичный организации радиальных прерываний.
<схема 2>В системе присутствует контроллер ДМА,которому сходятся сигналы запроса ДМА(1) и от которого расходятся сигналы представления ДМА(2).К каждому каналу ДМА(пара сигналов 1 и 2)подключается только одно устройство.Устр-во нуждающееся в ДМА посылает сигнал запроса(1) и в ответ получает сигнал представления ДМА(2).После этого контроллер ДМА проводит цикл обмена по шине между устр-вами I/o и памятью.

29.Технология Hyper Threading в процессорах компании Intel.
Логическая многопроцессорность впервые была реализована в одноядерных процессорах,и основана на том,что к ядру процессора добавляется ряд электронных блоков,позволяющих одному ядру с одним исполнительным конвейером распознаваться и работать как двум логическим процессорам.Дополнительные электронные блоки предназначены для дублирования программных и служебных регистров.Доп.блоки приводят к увеличению площади кристалла на 3%. Чтобы добиться такого же увеличения производительности за счет увеличения кэш-памяти,площадь кристалла должна увеличится на 30%.Эффективность этой технологии (Hyper Threading) зависит от: 1)промахов кэш-памяти.2)ошибок предсказания.3)параллелизма на уровне команд.

30.Микропроцессор.Основные элементы и их назначение.
Арифметико-логическое устройство(АЛУ) предназначено для выполнения арифметич и логич операции.

Флаг-устанавливается или сбрасывается после того,как станет известен результат предыдущей команды.
1)схема управления выборкой команд
2)схема управления прерываниями
3)схема управления к прямым доступом памяти

1)Чтение команд и их декодирование.
Среди регистров есть 2 регистра выполняющие специальные функции: а)счетчик команд.Сожержит адрес,выполняемой или следующей команды(указатель команд). б)указатель стека.Определяет текущей адрес стека.

31.Регистры процессора.Регистр состояния процессора.Счетчик команд.Указатель стека.
Представл собой ячейки очень быстрой памяти(аппаратное исполнение на триггерах) и служит для временного хранения различных кодов.На быстродействие процессора сильно влияет разрядность регистров и АЛУ,котор.наз.внутренней разрядностью процессора и может не совпадать с внешней разрядностью.В Intel-архитектуре каждый регистр имеет свое имя и свое назначение.Это упрощает организацию процессора,но снижает его гибкость.В RISC-архитектуре все регистры равноправны и программист может использ.любой по своему усмотрению.
Регистр состояния процессора(регистр признаков)
Занимает особое место не смотря на то,что он также явл.внутренним регистром процессора.Информация,содержащаяся в нем-это не данные и не адрес,а Каждый бит этого слова содержит инфу о результате выполнения предидущей команды.Флаги-используются командами условных переходов.В этом же регистре содержится ряд флагов управления.
Среди внутренних регистров есть 2 регистра,выполняющие служебные функции:1) счетчик команд (указатель команд)содержит адрес следующей команды.2) указатель стека определяет текущий адрес стека.
Содержимое указателя команд изменяется следующим образом: в начале работы системы при вкл.питания в него заносится адрес проги начального запуска.Затем после выборки из памяти каждой следующей команды значение счетчика команд увеличивается на некоторое число,зависящее от длины машинного слова.Таким образом следующая команда будет выбираться из следующего по порядку адреса памяти.При выполнении команд перехода нарушающих последовательный набор адресов ____________________
Так работает счетчик команд при вызове подпрограмм и при обработке прерываний.
Стек-это часть о.п.,создаваемая запускаемой прогой под свои нужды,предназначенной для временного хранения данных в режиме LIFO(Last In, First Out - «последним пришёл - первым ушёл»)

32.Реальный и защищенный режимы работы процессора IA32.
Реальный - режим работы 16-разрядных процессоров.Реальный режим реализуется от момента включения компа до начала загрузки ОС.После загрузки ОС процессора работает в защищенном режиме.В этом режиме процессору доступно 1Мб о.п. независимо от объема установленной на компе о.п. Т.к. 1Мб=2²⁰,то необходимо для доступа к этому объему о.п. преобразовывать 16-разрядные адреса в 20-разрядные. (2¹⁶=64 Кбайта) Механизм трансляции 16-разрядных адресов в 20-разрядные работает следующим образом: логический адрес(виртуальный) представляется в виде пары.Сегмент 16-разрядный:смещение 16-р. Для определения физич.адреса содержимое сегмента смещается влево на 4 двоичных разряда,что эквивалентно дописыванию справа 4 нулей.После чего к полученному значению прибавляется содержимое регистра в котором находится смещение.(см.рис)
В защищенном режиме работы определение физич.адреса выполняется с помощью сегментно-страничного механизма,который практически препятствует возможности испортить код исполняемой задачи или ОС другой исполняемой задачей.

33.Таблица векторов прерывания.Механизм обработки прерываний.
Это спец.область о.п.для работы с прерываниями.Под прерываниями в общем случае понимается не только запрос от внешнего устр-ва,но и любое нарушение последовательной работы процессора.Например,прерывание связанное с делением на 0 или переполнением.Кроме того,прерывание может быть программным по спец.команде перехода на какую-либо подпрогу.Любое прерывание обрабатывания через таблицу векторов прерывания,в которой находятся начальные адреса проги обработки прерываний.При запуске компа(в реальном режиме работы процессора)таблица векторов прерывания находится в начале адресного пространства.При этом адрес,по которому расположен начальный адрес прога обработки прерываний соответствует номеру прерывания.В защищенном режиме работы процессора таблица векторов прерываний может располагаться по любому адресу памяти.

34.Система команд процессора.Команды сдвигов:арифметического,логического и циклического.
Система команд любого процессора вкл.в себя 4 группы команд:
1)Команды пересылки данных(mov(e))
2)Арифметические команды(add-сложение)
3)Логические команды(or)
4)Команды переходов
Позволяют побитно сдвигать код операндов вправо или влево.Тип сдвига логический,арифметический или циклический определяет,каким будет значение старшего бита при сдвиге вправо или младшего бита при сдвиге влево,а также определяет,будет ли где то сохраняться значение старшего бита,при сдвиге влево или младшего бита,при сдвиге вправо.1)При логическом сдвиге вправо в старшем разряде устанавливается “0”. 2)При арифметическом сдвиге вправо значение старшего разряда остается прежним(“0”или“1”)т.е. сохраняется знак числа. 3)Циклические сдвиги позволяют сдвигать биты кода по кругу(по часовой или против часовой стрелки).

Не нашли, что искали? Воспользуйтесь поиском: