Интерфейсы сопряжения цифровых и аналоговых компонентов

При совместном моделировании смешанных аналого-цифровых устройств, очевидно, должны использоваться различные алгоритмы – подпрограммы:

- аналоговая часть моделируется на электро-физическом уровне и результатом анализа являются напряжения в узлах и токи через компоненты;

- цифровая часть моделируется на логическом уровне и состояния узлов описываются логическими сигналами.

Поэтому Micro-Cap в смешанных схемах узлы соединения аналоговых и цифровых компонентов автоматически расщепляет на два узла – аналоговый и цифровой, между которыми включает интерфейсы сопряжения AtoD (А/Ц) и DtoA (Ц/А). (Интерфейсы на схеме не отображаются). При этом аналоговый узел сохраняет обозначение в виде порядкового номера, а цифровому узлу присваивается обозначение: тот же порядковый номер + $AtoD или $DtoA (см. рис. 4).

Рис.4. Пример подключения интерфейсов AtoD и DtoA.

Интерфейсы сопряжения AtoD и DtoA выполняют следующие задачи:

- замещение входных и выходных каскадов цифровых компонентов эквивалентными схемами и, тем самым, учитывается их влияние на моделирование аналоговой части схемы на электрическом уровне;

- преобразование электрического напряжения в логический уровень (AtoD) и наоборот, логического уровня в соответствующее выходное напряжение (DtoA), т.е. интерфейсные схемы обеспечивают обмен данными между подпрограммой моделирования аналоговых схем на электрическом уровне и подпрограммой логического моделирования цифровой части.

Описания интерфейсов AtoD и DtoA для различных типов цифровых компонентов включены в библиотечный файл DIGIO.LIB. При этом предоставляется несколько стандартных вариантов (LEVEL -уровней) для выбора:

AtoD1/DtoA1 – основная (простейшая) модель интерфейса (рис. 4) с полным набором логических уровней 0, 1, X, R, F.

AtoD2/DtoA2 – основная (простейшая) модель интерфейса с логическими уровнями только 0, 1.

AtoD3/DtoA3 – сложная модель интерфейса (рис. 4) с полным набором логических уровней 0, 1, X, R, F.

AtoD4/DtoA4 – сложная модель модель интерфейса с логическими уровнями только 0, 1. (Во всех случаях структура моделей DtoA одна и та же)

а – простая – основная модель входа Аналог – Цифра;

б – сложная нелинейная модель входной цепи ТТЛ – компонентов;

в - модель выхода Цифра - Аналог.

Выбор уровня модели интерфейса задается параметром:

IO_LEVEL = 0 - уровень, заданный в Global Settings – DIGIOLVL,по умолчанию =2

= 1 – модель AtoD1/DtoA1

= 2 – модель AtoD2/DtoA2

= 3 – модель AtoD3/DtoA3

= 4 – модель AtoD4/DtoA4

Интерфейс AtoD – преобразует входное аналоговое напряжение в соответствующие логические уровни. Типовое описание интерфейса (в формате SPICE):

.model IO_STD uio (

+ DRVH=130 DRVL=130

+ ATOD1="ATOD_STD" ATOD2="ATOD_STD_NX"

+ ATOD3="ATOD_STD" ATOD4="ATOD_STD_NX"

+ DTOA1="DTOA_STD" DTOA2="DTOA_STD"

+ DTOA3="DTOA_STD" DTOA4="DTOA_STD"

+ TSWHL1=3.310ns TSWHL2=3.310ns

+ TSWHL3=3.310ns TSWHL4=3.310ns

+ TSWLH1=2.115ns TSWLH2=2.115ns

+ TSWLH3=2.115ns TSWLH4=2.115ns

+ DIGPOWER="DIGIFPWR")

DRVH, DRVL – выходные сопротивления, соответствующие уровням 1 и 0;

TSWHL – время переключения выходного каскада при переходе 1 → 0;

TSWHL – время переключения выходного каскада из 1 → 0.

.model DO74 doutput (

+ s0name="X" s0vlo=.8 s0vhi=2

+ s1name="1" s1vlo=2 s1vhi=5.5

+ s2name="F" s2vlo=1.35 s2vhi=2

+ s3name="F" s3vlo=.8 s3vhi=1.45

+ s4name="X" s4vlo=.8 s4vhi=2

+ s5name="0" s5vlo=-1.5 s5vhi=.8

+ s6name="R" s6vlo=.8 s6vhi=1.45

+ s7name="R" s7vlo=1.35 s7vhi=2)

s_name - наименование логического уровня;

s_vlo - нижнее входное напряжение для формирования соответствующего уровня;

s_vlo - верхнее входное напряжение для формирования соответствующего уровня;

Если входное напряжение ниже наименьшего (для приведенной модели = -1.5) или выше наибольшего (= 5.5), анализ выполняется, но выводится предупреждающее сообщение (и заносится запись в числовой файл).

Типовое описание интерфейса DtoA:

.model DIN74 dinput (

+ s0name="0" s0tsw=3.5ns s0rlo=7.1 s0rhi=170

+ s1name="1" s1tsw=7.5ns s1rlo=415 s1rhi=195

+ s2name="F" s2tsw=3.5ns s2rlo=41.8 s2rhi=107

+ s3name="R" s3tsw=3.5ns s3rlo=41.8 s3rhi=107

+ s4name="X" s4tsw=3.5ns s4rlo=41.8 s4rhi=107

+ s5name="Z" s5tsw=3.5ns s5rlo=1Meg s5rhi=1Meg)

s_tsw – время установления на выходе цифрового компонента стационарного состояния;

s_rlo, s_rhi – соответственно нижнее и верхнее сопротивления интерфейса DtoA (рис.4) для расчета напряжения, соответствующего логическому уровню

Не нашли, что искали? Воспользуйтесь поиском: