Главная

Популярная публикация

Научная публикация

Случайная публикация

Обратная связь

ТОР 5 статей:

Методические подходы к анализу финансового состояния предприятия

Проблема периодизации русской литературы ХХ века. Краткая характеристика второй половины ХХ века

Ценовые и неценовые факторы

Характеристика шлифовальных кругов и ее маркировка

Служебные части речи. Предлог. Союз. Частицы

КАТЕГОРИИ:






Состав архитектуры объекта на языке VHDL.




В языке VHDL под описанием архитектуры понимается описание функционирования объекта. Описание архитектуры задает спецификацию функциональной и временной работы описываемого объекта.

Описание архитектуры объекта моделирования имеет след. синтаксис:

architecture имя архитектуры of имя объекта is

{декларация}

begin

{параллельные операторы}

end [architecture] [ имя архитектуры];

Имя объекта позволяет связать декларативную и архитектурную части описания объекта моделирования. После ключевого слова architecture указывается уникальный идентификатор имя архитектуры.

После ключевого слова begin следуют параллельные операторы, задающие в алгоритмическом виде функционирование описываемой архитектуры объекта.

Завершается описание архитектуры объекта ключевым словом end, за которым следует слово architecture, потом указывается идентификатор описанной архитектуры объекта.

Описывать архитектуру объекта на языке VHDL можно след. способами:

Описать поведение объекта, преобразование информации и его внутреннего состояния, формирование выходных сигналов при поступлении входных, задать алгоритмическое описание поведения специфицируемого объекта. Внутренняя структура описываемого объекта при этом не специфицируется. Такое описание наз. поведенческим описанием архитектуры объекта.

Описать структуру объекта, как состоящего из некоторых др. объектов, указывая их перечень и связи между ними. Такое описание наз. структурным.

Допускается и смешанное структурно-поведенческое описание, которое является комбинацией первых двух.

30. Типы данных языка VHDL – предопределенные и определяемые пользователем.

Каждый тип данных в VHDL имеет определенный набор принимаемых значений и набор допустимых операций. В языке предопределено достаточное количество простых и сложных типов, а также имеются средства для образования типов, определяемых пользователем.

Следующие простые типы являются предопределенными:

BOOLEAN (логический) - объекты данного типа могут принимать значения FALSE (ложь) и TRUE (истина).

INTEGER (целый) - значения данного типа представляют собой 32-разрядные числа со знаком.

BIT (битовый) - представляет один логический бит. Объекты данного типа могут содержать значение '0' или ‘1’.

STD_LOGIC (битовый) - представляет один бит данных. Объекты данного типа могут принимать 9 состояний. Данный тип определен стандартом IEEE 1164 для замены типа BIT.

STD_ULOGIC (битовый) - представляет один бит данных. Объекты данного типа могут принимать 9 состояний. Данный тип определен стандартом IEEE 1164 для замены типа BIT.

TIME - время.

CHARACTER - символьный тип.

Типы STD_LOGIC является перечислимым типом. Объекты типа STD_LOGIC могут принимать 9 значений: 'О', Т, 'Z','-', 'L', 'Н, 'U', 'X', 'W’.

Для синтеза логических схем используются только первые четыре:

'0' - логический "О";

T - логическая "1";

'Z' - третье состояние;

'-' - не подключен

Чаще всего в программах VHDL используют определяемые пользователем типы.






Не нашли, что искали? Воспользуйтесь поиском:

vikidalka.ru - 2015-2024 год. Все права принадлежат их авторам! Нарушение авторских прав | Нарушение персональных данных