Счетчики импульсов.

Триггеры

Триггер – это устройство, имеющее два устойчивых состояния, способное под воздействием управляющего сигнала скачком переходить из одного состояния в другое и хранить это состояние сколь угодно долго. Способность хранить состояние сколь угодно долго и определяет "память" триггера.

Триггеры классифицируются:

- по числу информационных входов: с одним входом, с двумя входами и более;

- по моменту срабатывания: асинхронные и синхронные триггеры;

- по функциональному назначению:

триггеры с раздельным запуском (RS-типа),

счетные (Т-типа), комбинированные (RST-типа), универсальные (JK-типа), задержки (D-триггер) и др.;

- по типу входного воздействия: триггеры со статическими входами, триггеры с динамическими входами.

Статические входы – это такие, по которым входной сигнал оказывает свое воздействие в течение всей его длительности. При динамических входах сигнал воздействует на триггер только на длительности фронта или среза.

Все триггеры имеют два выхода – прямой " Q " и инверсный " ". Информация на одном выходе является инверсией информации на другом. В основу построения триггеров положено применение логических элементов "ИЛИ-НЕ" или "И-НЕ" и обратных связей.

Схема RS триггера на элементах "ИЛИ-НЕ" приведена на рис.18.1а. На рис. 18.1б показано его условное обозначение. Управление схемой.

Входы	прямой выход
S	R	Qn +1
		Qn
		Неопреде-ленность

в)

Рис. 18.1

осуществляется по уровню логической "1". Это значит, что когда на входах присутствует "0", т. е. , , состояние триггера не меняется. Уровень "0" является нейтральным.

Перед анализом работы схемы приведем логические действия элемента "ИЛИ-НЕ":

(18.1)

Пусть после включения питания на входах и выходах схемы установились состояния: R = 0; S = 0; Q = 1; . Уровень "1" с выхода Q поступает на вход С элемента Э2. На входе В по условию присутствует "0". Согласно (18.1) входные сигналы Э2 сформируют на его выходе уровень логического "0".

Этот уровень поступает на вход D элемента Э1. На входе А этого элемента также присутствует "0". Такие состояния, согласно (18.1), формируют на выходе Э1 уровень логической "1". Таким образом, состояние первого элемента поддерживает состояние второго и наоборот, т. е. это устойчивое состояние триггера.

Пусть в некоторый момент времени t ₁ на вход R поступает сигнал с логическим уровнем "1". Так как на входе D Э1 в это время присутствует уровень "0", то, согласно (18.1), уровень выхода Э1 скачком изменится с "1" до "0", т. е. Q = 0. Теперь на входы С и В элемента Э2 воздействует уровень логического "0". Поэтому выход Э2 скачком изменяет уровень от "0" до "1", т. е. .

Новое состояние триггера так же устойчивое. Оно не изменится, когда на вход R будет воздействовать уровень логического "0". При поступлении на вход R новых "1" состояние триггера останется прежним. Оно изменится только в том случае, когда уровень "1" поступит на вход S. Таким образом, RS -триггер управляется поочередно по двум входам.

Таблица возможных состояний триггера приведена на рис. 18.1в. При отсутствии входных сигналов триггер сохраняет информацию о последней из поступивших команд, т. е. служит элементом памяти. Сочетание входных сигналов является недопустимым. При таком сочетании триггер может принять любое состояние. Потому оно не применяется.

Схема RS -триггера на элементах "И-НЕ" приведена на рис. 18.2. На рис. 18.1б показано его условное обозначение. Собственно триггер собран на элементах Э3 и Э4. Элементы Э1 иЭ2 выполняют роль инверторов. Логические действия для элементов "И-НЕ" имеют вид:

(18.2)

Исполнительным значением двоичного сигнала для элементов "И-НЕ" является "0", нейтральным – "1". Если на А и В присутствует уровень "1", то состояние триггера устойчивое. Пусть, например, А = В = 1, Q = 1, . Уровень "1" с выхода Q поступает на вход С, а так как вход В = 1 по условию, то согласно (18.2) на выходе элемента Э4 формируется уровень логического "0". Этот уровень поступает на вход D элемента Э3. Вход А этого элемента равен "1" по условию. По (18.2) эти уровни сформируют на выходе элемента Э3 логическую "1". Таким образом, состояние элемента Э3 поддерживает состояние элемента Э4 и наоборот, т. е. это устойчивое состояние триггера.

Совершенно аналогично можно показать, что состояние А = В = 1, Q = 0, так же устойчиво. Включение инверторов Э1 и Э2 позволяет изменить исполнительный уровень входных сигналов, т. е. для входов S и R исполнительным уровнем является "1", а нейтральным "0". Поэтому возможные состояния схемы рис. 18.2 соответствуют таблице рис. 18.1в. Согласно этой таблице состояние входов S = R = 0 является нейтральным и позволяет триггеру сохранять память о последней из поступивших команд. Чтобы изменить состояние выходов триггера, необходимо на вход S или R подать "1". Состояние S = R = 1 недопустимо.

Триггеры по рис. 18.1а и 18.2 переходят в новое состояние сразу после поступления входного сигнала и поэтому называются асинхронными.

Синхронные RS -триггеры.

Во многих устройствах необходимо синхронизировать во времени переключение триггеров. Дело в том, что неодновременное переключение может привести к появлению непредусмотренных состояний устройства и к срыву его работы. Синхронные триггеры имеют дополнительный вход для подачи на него синхронизирующего (тактового) импульса определенной длительности.

Синхроимпульс своим исходным (нулевым) значением блокирует (закрывает) информационные входы S и R. В этом случае триггер не реагирует на входные сигналы, сохраняя предыдущее состояние. Триггер воспринимает информацию на входах, когда значение синхронного импульса равно "1" и переходит в новое состояние на интервале среза синхроимпульса.

Схема синхронного RS -триггера приведена на рис. 18.3а. На рис. 18.3б – его условное обозначение. Во всех случаях, когда С = 0 на выходах элементов Э1 и Э2 уровни , т. е. нейтральны для элементов Э3 и Э4 не зависимо от состояния входных сигналов S и R. В этом и заключается эффект блокирования входов.

При С = 1 на выходах элементов Э1 и иЭ2 сигналы становятся инверсными по отношению к исходным S и R. Их комбинация вызовет реакцию триггера в соответствии с таблицей рис. 18.1в.

Например:

- если S = R = 0, то , триггер сохраняет «память» о предыдущем состоянии;

- если S = 1, а R = 0, то ; , триггер переходит в состояние "1", т. е. ;

- если S = 0, а R = 1, то , триггер переходит в состояние "0", т. е.

Пример наглядно показывает, что для входов S, R и С исполнительным уровнем является "1".

Кроме синхронных входов R и S синхронный триггер снабжается асинхронными входами S_A и R_A. Асинхронные входы позволяют задать триггеру определенное исходное состояние перед началом работы в синхронном режиме. При синхронном управлении триггером на входах S_A и R_A должен поддерживаться нейтральный уровень, т. е. "1".

JK -триггеры – это универсальные синхронные триггеры. Работа JK -триггера описывается таблицей рис. 18.4а. Входы триггера . Как и RS -триггер, он сохраняет свое состояние при J = K = 0. Когда J = 1, триггер переходит в состояние . При R = 1 – в состояние . При J = K = 1 начальное состояние триггера меняется на противоположное, т. е. . Это основное отличие JK от RS -триггера.

Условное обозначение JK -триггера показано на рис. 18.4б, а временные диаграммы, поясняющие его работу на рис. 18.4в. Во время действия тактового

Входы	Прямой выход
J	K

а)

Рис. 18.4

импульса С = 1 на интервале вход J = 1. Поэтому в момент среза импульса С триггер переходит в состояние Q = 1. На интервале С = 0. Триггер не воспринимает входную информацию. На интервале второго тактового импульса вход К = 1. Поэтому в момент t ₄ триггер переключается: Q = 0. Во время действия третьего синхроимпульса J = 0; K = 0. Поэтому он не меняет своего состояния.

Обычно JK -триггеры снабжаются установочными входами R и S. Эти входы асинхронные. При S = 1 триггер устанавливается в состояние . При R = 1 – .

Схема JK -триггеров достаточно сложна и в лекции не рассматривается. Схемное усложнение позволило ликвидировать состояние неопределенности и увеличить число входов J и K (обычно по 3).

D -триггер запоминает входную информацию в момент фронта синхроимпульса и хранит ее до следующего тактового импульса. D -триггер может быть выполнен на основе JK -триггера, при включении на входе элемента "НЕ", обеспечивающего условие . Отсюда следует, что D -триггер имеет тактовый вход С и вход D. Его работа описывается второй и третьей строкой таблицы рис. 18.4а, т. е. . Поэтому D -триггер является элементом памяти и находит широкое применение, в том числе в регистрах. Условное обозначение D -триггера и временные диаграммы, поясняющие его работу, приведены на рис. 18.6.

В микросхемном исполнении триггеры выпускаются в составе многих серий цифровых интегральных микросхем. Для условного обозначения им присвоены следующие индексы:

RS -триггеры – ТР;

JK -триггеры – ТВ;

D -триггеры – ТМ.

Например, микросхема К555 ТР2 содержит 4 RS -триггера.

Микросхемы К555 ТВ6 и К555 ТВ9 включают в свой состав по два IK триггера каждая. Микросхемы позволяют путем внешних коммутационных изменений получить схемы, выполняющие функции RS, D и Т -триггеров.

Счетчики импульсов.

Одной из наиболее распространенных операций в устройствах дискретной обработки информации является счет импульсов (таймеры ЭСЧ, цифровые измерительные приборы, АЦП и т. п.). Эту операцию выполняют счетчики, которые по назначению делятся на простые (выполняющие операцию суммирования и вычитания) и реверсивные.

Простые счетчики осуществляют переходы от предыдущего состояния к последующему только в одном направлении, т. е. могут или суммировать или вычитать импульсы. Реверсивные счетчики имеют переходы в двух направлениях – прямом и обратном. В зависимости от системы счисления счетчики делятся на двоичные и десятичные. Синхронизация счета бывает двух типов – синхронная (по фронту импульса) и асинхронная (по импульсу). В основу построения счетчиков положено применение Т- триггеров. Максимальное число, которое может быть записано в счетчике равно , где n – число разрядов счетчика. Каждый разряд двоичного счетчика представляет собой триггер.

Схема четырехразрядного счетчика на сумму приведена на рис. 18.7а. На рис. 18.7б приведены эпюры, поясняющие принцип его работы. На схеме " Т" – счетный вход счетчика, - выходы разрядов, "УСТ" – установка состояния. Связь между триггерами – по прямым входам. Перед началом счета все триггеры устанавливаются в нулевое состояние - . Для этого достаточно подать единичный потенциал по шине "УСТ". Счетные импульсы поступают на вход " Т " первого триггера и переключаю его срезом каждого импульса (диаграмма Q ₁). Срезом импульсов выхода Q ₁ переключается триггер Т ₂ (диаграмма Q ₂). Триггеры Т ₃ и Т ₄ переключаются по аналогичному алгоритму.

Все состояния триггеров счетчика отражаются таблицей состояний 18.1. Нетрудно видеть, что состояние разрядов счетчика представляет собой запись числа поступивших на данный момент импульсов в двоичном коде. После записи максимального числа счетчик автоматически обнуляется, т. е. устанавливается исходное состояние . Далее начинается новый цикл счета. При необходимости увеличить число N достаточно подключить к выходу счетчика дополнительные разряды (триггеры).

Аналогично суммирующему счетчику строится счетчик на вычитание. Схема такого счетчика приведена на рис. 18.7в. В этой схеме связь между триггерами выполнена по инверсным выходам, а шина "УСТ" объединяет установочные входы триггеров " S ".

Перед началом счета все триггеры устанавливаются в состояние . С поступлением на вход Т счетных импульсов происходит изменение состояний триггеров на вычитание. Все состояния триггеров приведены в таблице 18.2. Таблица представляет собой двоичную запись линейно убывающих чисел.

Часто возникает необходимость в счетчиках, которые могли бы поочередно выполнять сложение и вычитание поступающих импульсов. Такие счетчики называются реверсивными. Реверсивные счетчики снабжаются системой коммутации связей между триггерами (с прямых на инверсные и обратно) и двумя счетными входами. При подаче импульса на вход "+1" между триггерами устанавливается связь по прямым выходам, при этом код, записанный в счетчике, устанавливается на единицу. При поступлении импульса на вход "-1" происходит обратная коммутация триггеров и код, записанный в счетчике, уменьшается на единицу. Условное обозначение реверсивного счетчика показано на рис. 18.8.

Таблица 18.1 Таблица 18.2

№ импульса						№ импульса
3

В ряде случаев возникает необходимость вернуть счетчик в исходное состояние после записи некоторого числа . Для создания такого счетчика достаточно ввести в него цепь ОС. Например, декадные счетчики выполняются на основе четырехразрядных двоичных счетчиков. Но счет необходимо выполнять от 0 до 9, т. е. после записи цифры 9 необходимо возвратить триггеры в исходное состояние. Значит, цепь ОС должна выделить двоичную комбинацию числа 10. Наиболее просто она может быть образована с использованием логического элемента "И" (рис. 18.9).

Промышленность выпускает счетчики в виде интегральных микросхем, в том числе двоичные (на сложение и вычитание), двоично-десятичные (декады), реверсивные, с программируемым коэффициентом счета. Например:

К555 ИЕ10 – синхронный, четырехразрядный двоичный счетчик;

К555 ИЕ9 – четырехразрядный двоично-десятичный счетчик;

К555 ИЕ6; ИЕ7 – двоично-десятичный и двоичный реверсивные

четырехразрядные счетчики;

К555 ИЕ14 – асинхронный счетчик-делитель с программируемым

коэффициентом деления.

Регистры.

Регистрами называют функциональные узлы, предназначенные для хранения n -разрядных двоичных чисел (слов). Основными видами регистров являются параллельный и последовательный.

Схема четырехразрядного параллельного регистра приведена на рис. 18.10. В этой схеме четыре D триггера объединены по входам С. Входами регистра являются входы D -триггеров. Выходы регистра могут иметь ключевую развязку посредством логических элементов "И".

В регистр информация поступает в виде параллельного кода по n проводам. Входы обозначены по разрядам кодовой комбинации . Одновременно на входы С всех триггеров подается логический сигнал "1" – "Запись". Во время фронта импульса С срабатывают все триггеры, принимая состояние входов. Для считывания информации достаточно на входы 1 всех логических элементов "И" подать уровень логической "1". Информация присутствует на выходах ; ; ; в виде параллельного кода на интервале длительности импульса "считывание".

Схема четырехразрядного последовательного (сдвигающего) регистра приведена на рис. 18.11а. На рис. 18.11б приведены временные диаграммы, поясняющие его работу.

Для построения регистра применяются D -триггеры. Схема имеет один вход – " x " и выходы каждого разряда - . Тактовые входы всех триггеров объединены по шине " СС " – сигнал сдвига. На вход первого разряда регистра поступает цифровой сигнал записываемого числа. На вход каждого следующего разряда поступает сигнал с выхода предыдущего разряда. Работой схемы управляет тактовая последовательность импульсов СС. Важно, чтобы период следования СС был равен длительности разряда записываемого кодового числа.

Пусть перед записью все D -триггеры находятся в состоянии . Пусть также на вход Х последовательно во времени поступают разряды кодового числа 1011 (диаграмма х). С поступлением первого импульса СС по его фронту в первый D -триггер записывается первый разряд кодового слова – "1". Во все остальные D -триггеры регистра будет записан "0". Эта информация будет храниться до прихода следующего импульса СС.

К моменту поступления второго импульса СС на вход первого D -триггера воздействует второй разряд кодового слова. Он равен "0". На вход второго D -триггера воздействует сигнал . На вход третьего и четвертого D- триггеров воздействует "0". По фронту второго импульса СС эта информация и записывается в соответствующий триггер. Первый разряд кодового слова сдвинулся во второй разряд регистра, а в первый разряд регистра записан второй разряд кодового слова.

Далее процессы повторяются. Каждый импульс СС продвигает записываемую информацию по разрядам регистра от входа к выходу. Поэтому последовательный регистр часто называют регистром сдвига. Фронтом четвертого импульса СС все разряды кодового числа расположатся в разрядах регистра как показано на рис. 18.11б. В общем случае для записи n разрядов кодового числа потребуется п импульсов СС.

Поступивший на вход Х последовательный код может быть считан с выходов как параллельный, т. е. последовательный регистр позволяет преобразовать последовательный код в параллельный.

Информация, записанная в последовательном регистре, может быть считана с выхода старшего разряда в виде последовательного кода. Для этого достаточно подать n импульсов СС.

Промышленность выпускает регистры в виде интегральных микросхем как параллельные, так и последовательные. Например:

К555 ИР15 – четырехразрядный параллельный регистр;

К555 ИР8 – восьмиразрядный последовательный регистр;

К555 ИР10 – восьмиразрядный сдвиговый регистр, осуществляет

параллельно-последовательную запись информации.

Не нашли, что искали? Воспользуйтесь поиском: