Первые реализации RISC

Джон Хеннеси – Стэнфорд,Беркли: MIPS (1981г.):32разр, 16рег, 2Мгц. - микропроцессор без блокированных стадий конвейеров: реализована идея оптимизации работы конвейеров благодаря упрощению набора команд. В марте 1992 г. Silicon Graphics — основной потребитель ЦП MIPS — начал поглощать MIPS Computer Systems.

«Признаки» RISC

1. Сокращенный набор команд.

2. Большинство команд – за один такт.

3. Только содержимое Rg + команды загрузки/выгрузки для работы с ОП.

4. Отказ от микропрограмм, «жесткие» конвейеры. Суперскалярность - способность исполнения процессором нескольких инструкций (команд) за один такт.

5. Фиксированный простой и одинаковый формат команд.

6. Много основных регистров и большая кэш-память.

7. Оптимизирующий компилятор + оптимизированные библиотеки команд-функций, не входящих в набор команд.

Достоинства RISC:

• снижается стоимость разработки и производства процессоров,

• упрощается реализация схем конвейерной и параллельной обработки данных,

• упрощается реализация создания многопроцессорных систем.

Недостатки:

• RISC-процессорам необходимо более сложное программное обеспечение, компенсирующее отсутствие сложных операций на аппаратном уровне.

Архитектуры RISC и CISC не разделены непреодолимой пропастью. Сейчас все микропроцессоры имеют черты обеих архитектур.

Слияние идеологий:

Ядра ЦП претерпели кардинальные изменения: они стали проектироваться во многом по принципам RISC, но в то же время для сохранения совместимости с существующим программным обеспечением снаружи в ЦП все так же поступали обычные команды CISC.

Для того чтобы такая модель ЦП оказалась работоспособной, требуется обязательное внутреннее преобразование CISC-команд в одну или несколько RISC-команд, непосредственно выполняющихся ядром ЦП.

Пример: архитектура процессора i860.

1. «Пострисковские» архитектуры. Концепции многоядерности, multithreading, VLIW и EPIC. Их характеристика и различия. Примеры.

1.MultyCore (Многоядерность) - центральный процессор, содержащий два и более вычислительных ядра на одном процессорном кристалле или в одном корпусе.

Примеры: Sun, Intel, AMD

Многоядерные процессоры можно классифицировать:

• По наличию или отсутствию поддержки когерентности кэшей между ядрами.

• По способу связи между ядрами: разделяемая шина, сеть (Mesh) на каналах точка-точка, сеть с коммутатором, общие кеши.

• Во всех существующих на сегодняшний день многоядерных процессорах кэш-память первого уровня у каждого ядра своя, а кэш 2-го уровня существует в нескольких вариантах:

- разделяемый — кэш расположен на одном кристалле с ядрами и доступен каждому из них в полном объёме. Например: семейство Intel Core.

- индивидуальный — отдельные кэши равного объёма, интегрированные в каждое из ядер.

+ По внутренней архитектуре ядер!

2.VLIW-(Very Long Instruction Word) + EPIC(Explicitly Parallel Instruction Computing)

Примеры: Itanium, Е2К

VLIW - общее определение для архитектур, в которых длинные инструкции содержат описание сразу нескольких операций, которые могут выполняться параллельно.

Идея технологии «очень длинных слов команд VLIW»:создается специальный компилятор планирования, который перед выполнением прикладной программы проводит ее анализ, и по множеству ветвей последовательности операций определяет группу команд, которые могут выполняться параллельно. Каждая такая группа образует одну сверхдлинную команду.

Это позволяет решать две важные задачи:

1. в течение одного такта выполнять группу коротких, «обычных» команд.

2. упростить структуру процессора.

Этим технология VLIW отличается от суперскалярности. В суперскалярных процессорах также есть несколько вычислительных модулей, но задача распределения между ними работы решается аппаратно. Это сильно усложняет дизайн процессора, и может быть чревато ошибками. В процессорах VLIW задача распределения решается во время компиляции и в инструкциях явно указано, какое вычислительное устройство должно выполнять какую команду.

Не нашли, что искали? Воспользуйтесь поиском: