ТОР 5 статей:
Методические подходы к анализу финансового состояния предприятия
Проблема периодизации русской литературы ХХ века. Краткая характеристика второй половины ХХ века
Характеристика шлифовальных кругов и ее маркировка
Служебные части речи. Предлог. Союз. Частицы
КАТЕГОРИИ:
- Археология
- Архитектура
- Астрономия
- Аудит
- Биология
- Ботаника
- Бухгалтерский учёт
- Войное дело
- Генетика
- География
- Геология
- Дизайн
- Искусство
- История
- Кино
- Кулинария
- Культура
- Литература
- Математика
- Медицина
- Металлургия
- Мифология
- Музыка
- Психология
- Религия
- Спорт
- Строительство
- Техника
- Транспорт
- Туризм
- Усадьба
- Физика
- Фотография
- Химия
- Экология
- Электричество
- Электроника
- Энергетика
Архитектура сложных программируемых логических устройств (CPLD). Структура макроячейки (на примере XC9500).
В сложных программируемых логических схемах CPLD (Complex Programmable Logic Devices) несколько блоков, подобных ПМЛ, объединяются в одно целое средствами программируемой коммутационной матрицы. В CPLD могут входить десятки ПМЛ-блоков. Воздействуя на программируемые соединения коммутационной матрицы и ПМЛ-блоков, можно реализовать требуемую схему. В последней разработке фирмы Xilinx (семействе CoolRunner-II) впервые схема CPLD образована как объединение блоков ПЛМ, а не ПМЛ.
Основными частями CPLD являются:
- функциональные блоки, подобные PAL (ПМЛ) или, иногда, PLA (ПЛМ);
- выполненная в виде матрицы соединений система коммутации, позволяющая объединять функциональные блоки в единое устройство;
- блоки ввода/вывода.
Все составные части CPLD программируются. Обобщенная структура CPLD показана на рисунке.
В структурной схеме через ФБ обозначены функциональные блоки, число которых N зависит от логической сложности микросхемы. В каждом ФБ имеется n макроячеек МЯ (МС, Macrocells). Функциональные блоки получают m входных сигналов от программируемой матрицы соединений ПМС (PIA, Programmable Interconnect Array). Выходные сигналы ФБ поступают как в ПМС, так и в блоки ввода/вывода БВВ (IOBs, Input/Output Blocks).
Блоки ввода/вывода связаны с внешними двунаправленными выводами I/O, которые, в зависимости от программирования, могут быть как входами, так и выходами. В показанном примере три нижних вывода либо специализируются для подачи на функциональные блоки глобальных сигналов — тактирования GCK (Global Clocks), установки/сброса GSR (Global Set/Reset) и управления третьим состоянием выходных буферов GTS (Global 3-state Control), — либо эти же выводы могут быть использованы для операций ввода/вывода.
Число контактов ввода/вывода может совпадать с числом выходов всех ФБ, но может быть и меньшим. В последнем случае часть макроячеек служит только для выработки внутренних сигналов (сигналов обратной связи). Необходимость в таких сигналах типична для многих цифровых устройств.
Структура на рисунке несколько упрощена. Кроме показанных блоков в CPLD могут присутствовать контроллеры для работы с интерфейсом JTAG и управления операциями программирования непосредственно в системе (ISP, In System Programmability), а также другие дополнительные блоки.
Xilinx XC9500 отличается от вышеописанной схемы как раз наличием JTAG и ISP.
Не нашли, что искали? Воспользуйтесь поиском: